在DMA请求中CPU的接收信号线是（）

相似题目

• 在8086系统中，最小模式下CPU通过（）引脚接收DMA控制器的总线请求，而从（）引脚上向DMA控制器发总线请求允许。

  查看最佳答案

• 直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下。 ①向CPU申请DMA传送。 ②获CPU允许后，DMA控制器接管（1）的控制权。 ③在DMA控制器的控制下，在存储器和（2）之间直接进行数据传送，在传送过程中不需要（3）的参与。开始时需提供要传送的数据的（4）和（5）。 ④传送结束后，向CPU返回DMA操作完成信号。空白（4）处应选择（）

  A . A.结束地址 B . 起始地址 C . 设备类型 D . 数据速率

  查看最佳答案

• 为了匹配外设与CPU之间的速度，为了减少中断次数及CPU中断处理时间，同时也为了解决DMA或通道方式的瓶颈问题，在设备管理中引入了（）。

  A . 虚拟存储器 B . 缓冲器 C . 外存储器

  查看最佳答案

• 直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下。 ①向CPU申请DMA传送。 ②获CPU允许后，DMA控制器接管（1）的控制权。 ③在DMA控制器的控制下，在存储器和（2）之间直接进行数据传送，在传送过程中不需要（3）的参与。开始时需提供要传送的数据的（4）和（5）。 ④传送结束后，向CPU返回DMA操作完成信号。空白（1）处应选择（）

  A . A.系统控制台 B . 系统总线 C . I/O控制器 D . 中央处理器

  查看最佳答案

• 外部设备向8086/8088CPU申请可屏蔽中断时，中断请求信号是通过其（）引脚进入CPU的。

  查看最佳答案

• 直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下。 ①向CPU申请DMA传送。 ②获CPU允许后，DMA控制器接管（1）的控制权。 ③在DMA控制器的控制下，在存储器和（2）之间直接进行数据传送，在传送过程中不需要（3）的参与。开始时需提供要传送的数据的（4）和（5）。 ④传送结束后，向CPU返回DMA操作完成信号。空白（3）处应选择（）

  A . A.外部设备 B . 系统时钟 C . 系统总线 D . 中央处理器

  查看最佳答案

• DMA控制器通过中断向CPU发DMA请求信号。

  A . 正确 B . 错误

  查看最佳答案

• 8259A送给CPU的中断请求信号是通过INT发出的。

  A . 正确 B . 错误

  查看最佳答案

• 直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下。 ①向CPU申请DMA传送。 ②获CPU允许后，DMA控制器接管（1）的控制权。 ③在DMA控制器的控制下，在存储器和（2）之间直接进行数据传送，在传送过程中不需要（3）的参与。开始时需提供要传送的数据的（4）和（5）。 ④传送结束后，向CPU返回DMA操作完成信号。空白（2）处应选择（）

  A . A.外部设备 B . 运算器 C . 缓存 D . 中央处理器

  查看最佳答案

• CPU响应DMA请求后，由于（），所以，一旦DMA结束，CPU可以立即继续执行原程序。

  A . IP内容进栈受保护 B . IP和所有寄存器内容进栈受保护. C . CPU进入保持状态，IP和所有寄存器内容保持不变 D . IP内容进栈保护，所有寄存器内容因CPU进入保持状态保持不变

  查看最佳答案

• DMA是直接数据传输的缩写，在DMA过程中，CPU并不参与数据传输。

  A . 正确 B . 错误

  查看最佳答案

• DMA无线信号接收端经过解调后单位是（），再经过解扩后单位是sps，最后经过解码后单位是bps。

  查看最佳答案

• 8086CPU用于中断请求输入的引脚信号是（）。

  A . INTR和NMI B . INI和NMI C . INTR和INTA D . INTE和INET

  查看最佳答案

• 训练序列在各种BURST中接收段在接收之前是已知的，在RachBurst中用于判定接入信号的正确性，防止将干扰信号误判为接入请求；训练序列在NormalBurst中（）；因此在使用了相同频率或相同跳频频率集时均应尽量避免使用相同训练序列，其中每种burst的训练序列有（）种。

  查看最佳答案

• 直接存储器访问（DMA）是一种快速传递大量数据常用的技术。工作过程大致如下。 ①向CPU申请DMA传送。 ②获CPU允许后，DMA控制器接管（1）的控制权。 ③在DMA控制器的控制下，在存储器和（2）之间直接进行数据传送，在传送过程中不需要（3）的参与。开始时需提供要传送的数据的（4）和（5）。 ④传送结束后，向CPU返回DMA操作完成信号。空白（5）处应选择（）

  A . A.结束地址 B . 设备类型 C . 数据长度 D . 数据速率

  查看最佳答案

• DMA方式中，CPU同意让出总线控制权的话会给DMA控制器发送一个（）信号。

  A . HOLD B . HLDA C . INTA D . INTR

  查看最佳答案

• 若两片8237A(DMA控制器)工作在级联方式且按下图连接，每个8237A优先级均固定不变，则连接到8237A的DMA请求引脚上的通道2、通道3、通道5、通道 6的请求信号，其优先级从高到低的顺序是<img src='https://img2.soutiyun.com/shangxueba/ask/1296001-1299000/1298970/ct_chpcbz_chpcbchoose_00516(20094).jpg' />

  A．通道6、通道5、通道3、通道2 B．通道5、通道6、通道2、通道3 C．通道2、通道3、通道5、通道6、 D．通道3、通道2、通道6、通道5

  查看最佳答案

• 8086CPU用于中断请求输入的引脚信号是（）

  A．INTR和NMI B．INI和NMI C．INTR和INTA D．INTE和INET

  查看最佳答案

• 8086/8088 CPU在最大工作方式时，RQ/GT0和RQ/GT1两条信号线是为系统中引入多处理器应用而设计的，是总线请求

  8086/8088 CPU在最大工作方式时，RQ/GT₀和RQ/GT₁两条信号线是为系统中引入多处理器应用而设计的，是总线请求和总线允许的______信号线。当某一总线主设备要使用总线时，它向CPU发出一个______，一般情况下，CPU在当前总线周期结束与下一个总线周期T₁之间，输出一个宽度为一个时钟周期的______给请求总线的设备，通知它可以控制、使用总线，同时CPU释放总线。当使用总线结束，再给出一个宽度为一个时钟周期的______信号给CPU，这样，CPU重新获得总线控制权。

  查看最佳答案

• CPU响应DMA请求后，CPU内部寄存器的内容不会被破坏。（)

  是 否

  查看最佳答案

• DMA设备在读取磁盘数据时，其工作过程可以分为以下几个步骤：①磁盘控制器将内部缓冲区数据送入内存，一次一个字。②DMA启动数据传送，向磁盘控制器发送读请求。③CPU将DMA命令放入内存（包含源地址、目标地址、字节数），将命令地址写入DMA控制器并向磁盘控制器发送读命令。④磁盘控制器写入内存后向DMA发送应答信号。⑤DMA将内存地址增1并减少字节计数，如果字节计数大于0，重复2-4的步骤，如果计数值

  A．③①②④⑤ B．②③①④⑤ C．③②①④⑤ D．③④①②⑤

  查看最佳答案

• CPU响应中断请求信号线INTR来的中断的条件是什么？ CPU如何响应中断？

  查看最佳答案

• 在DMA处理时，一个事件发生后，外设发送一个请求信号到DMA控制器。DMA控制器根据通道的优先权处理请求。（)

  是 否

  查看最佳答案

• 综合应用:假定某计算机的 CPU 主频为 80MHz , CPI 为 4 ,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B , Cache 的命中率为 99% ,存储器总线宽带为 32 位。请回答下列问题。 1 ) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求？ 2 ) 假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB ,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？ 3 ) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高？ 为什么？ 4 ) 为了提高性能, 主存采用 4 体低位交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns ,则该主存能提供的最大带宽是多少？

  查看最佳答案