8、假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？
相似题目
-
对于系统的存储器层次结构，CPU读取数据时，若没有从缓存中得到，那么接下来需要从哪里读取（）
-
（）是以CPU为核心，加上存储器、I/O接口和系统总线组成的。
-
在以Pentium4为CPU的PC机中，CPU访问主存储器是通过PCI总线进行的。
-
8086CPU通过数据总线对（）进行一次访问所需要的时间为一个总线周期，一个总线周期至少包括（）时钟周期。
-
新型显示记录仪表组成中有，只读存储器ROM，它是用来固化程序；随机存储器RAM，它是用来随时读取数据、随时存储被测量信息，随时存储计算后的数据，存储CPU处理后的历史数据。
-
存储器单元以一个字节为基本单元，所以Pentium对应每8个数据总线引脚有一个奇偶校验信号。
-
设存储器容量为32位，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少？
-
CPU不能直接读取存储在硬盘中的数据，也不能直接执行硬盘中的程序。
-
CPU执行程序时，为了从内存中读取指令，需要先将（）的内容输送到数据总线。
-
TJWX-2000型微机监测系统CPU板将采集的状态数据暂存在缓冲单元（CPU板上的存储器）内，通过（）总线完成站机的数据交换。
-
应答器设备可以简单地理解为一个数据存储器和发送器
-
CPU执行指令需要从存储器读取数据时,数据搜索的顺序是__________。
-
为了有效地解决CPU和内存储器之间读取数据速度冲突的问题，在微型计算机中采用的有效技术方案是（ ）。
-
计算机硬件从逻辑上讲包括CPU、内存储器、外存储器、输入设备和输出设备等,它们通过系统总线互相连接.
-
DSP内核它包括处理器内核，指令缓冲器，数据存储器和程序存储器，I／O接口控制器，程序地址总线和程序数据总线，直接读取的地址总线和数据总线等单元，其中最核心的是（)。
-
80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LOCK；其中前3个是主要的总线周期定义信号在存储器数据读取周期，各总线周期定义信号为( )。
-
设有一个四体低位交叉的存储器，每个体的容量为256K×64位，存取周期为200 ns。则数据总线的宽度为________位，总线传送周期的最大值是________ns。CPU连续读4个字所需的最多时间是________ns。
-
计算机处理数据时，CPU通过数据总线一次存取、加工和传送的数据称为字（）
-
PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是（)。A．从L1 cache开始，然后依次为L2
-
为保证MVB总线过程数据的确定、及时的发送，可将总线时间分为（）
-
DMA设备在读取磁盘数据时，其工作过程可以分为以下几个步骤：①磁盘控制器将内部缓冲区数据送入内存，一次一个字。②DMA启动数据传送，向磁盘控制器发送读请求。③CPU将DMA命令放入内存（包含源地址、目标地址、字节数），将命令地址写入DMA控制器并向磁盘控制器发送读命令。④磁盘控制器写入内存后向DMA发送应答信号。⑤DMA将内存地址增1并减少字节计数，如果字节计数大于0，重复2-4的步骤，如果计数值
-
（）的阅读器通过天线发送出一定频率的射频信号，当标签进入磁场时产生感应电流从而获得能量，这时阅读器即可无接触地读取并识别电子标签中所保存的电子数据，从而达到自动识别物体的目的。[2013年6月真题]
-
片读信号线为高跳变沿时 ,允许8255通过数据总线向CPU发送数据或状态信息,即CPU从8255读取信息或数据（）
-
综合应用:假定某计算机的 CPU 主频为 80MHz , CPI 为 4 ,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B , Cache 的命中率为 99% ,存储器总线宽带为 32 位。请回答下列问题。 1 ) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求？ 2 ) 假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB ,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？ 3 ) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高？ 为什么？ 4 ) 为了提高性能, 主存采用 4 体低位交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns ,则该主存能提供的最大带宽是多少？