5、在时钟脉冲CP信号为高电平期间，因输入信号变化而引起触发器状态变化多于一次的现象，称为 。
相似题目
-
4分频电路是指计满（）个时钟脉冲CP后产生一个输出信号。
-
具有两个输入端A、B的二极管正“与”门电路，输入信号的高电平为6V，低电平为0V，当输入端A、B均为高电平时，下面几种说法正确的是（）。
-
对于同步触发器，在CP＝l期间，允许输入信号R和S发生变化。
-
四位移位输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。
-
TDC3000/TPS系统中，HLAI为高电平模拟量输入卡，不可以接收（）信号。
-
同步时序电路其状态的改变受同一个时钟脉冲控制，各个触发器的CP信号都是输入时钟脉冲。
-
四位并行输入寄存器输入一个新的四位数据时需要（）个CP时钟脉冲信号。
-
输入信号只要有一个为高电平，则输出为高电平，此关系是与逻辑关系。
-
在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有（）、（）、（）和（）功能。
-
二极管与门的两输入信号AB＝（）时，输出为高电平。
-
上升沿触发器在时钟脉冲CP=1期间，输出状态随信号变化。
-
同步D触发器在CP=1期间，当D端输入信号变化时，对输出Q端没有影响。（ ）
-
边沿ＪＫ触发器在时钟ＣＰ＝１期间，Ｊ、Ｋ输入信号发生变化时，输出Ｑ的状态随之变化。
-
同步JK触发器在时钟脉冲CP=1期间，J。K输入信号发生变化时，对输出Q的状态不会有影响。（)
-
18、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（）
-
Pentium微理器进行存储器读操作时，在时钟周期了1期间，完成下列操作（)。A．W/R信号变为高电平B．
-
I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。
-
12C总线的数据传输期间，时钟信号无论是在高电平或低电平期间，数据都必须保持稳定。（）
-
MCS—51单片机外部中断请求信号有电平方式和脉冲方式，在电平方式下，当采集到INT0、INT1的有效信号为高电平时，激活外部中断。
-
图a）所示电路中，复位信号、信号A及时钟脉冲信号cp如图b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于（）。附：触发器的逻辑状态表为
-
2、电平触发的触发器的缺点是在cp有效的全部时间里，输入信号都能直接作用于输出，引起输出状态的变化。
-
电平触发的触发器的缺点是在cp有效的全部时间里，输入信号都能直接作用于输出，引起输出状态的变化。
-
图a）所示电路中，位信号信号A及时钟脉冲信号cp如图b））所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于：附:触发器的逻辑状态表为（）
-
图（a）所示电路中，复位信号、信号A及时钟脉冲信号CP如图（b）所示。经分析可知，在第一个和第二个时钟脉冲的上升沿时刻，输出Q先后等于（）