33、在进行FIFO读数据时，需要在时钟上升沿使能RD_EN，并在RD_EN使能后的第一个时钟下降沿采集读出的数据。（）

相似题目

• 从技术上分析，DDRRAM最重要的改变是在界面数据传输上，它在时钟信号上升缘与下降缘各传输一次数据

  A . 正确 B . 错误

  查看最佳答案

• 对于两块对通的E1J1单盘，在单盘配置中，其中一块单盘配置的RTP为“使能”、缓存时间控制为“不使能”、封装帧个数为“4”、时钟模式设为“网络侧差分恢复时钟”，则哪项不配置不需要设置一致。（）

  A . RTP； B . 缓存时间控制； C . 封装帧个数； D . 时钟模式。

  查看最佳答案

• 如果需要进行MPLSLDP环路检测，则必须在所有节点上配置环路检测，在所有节点使能LDP前都配置如下命令（）。

  A . loop-detect B . hops-count C . path-vectors D . MPLS LDP enable

  查看最佳答案

• 从技术上分析，DDRRAM最重要的的改变是在界面数据传输上，它在时钟信号上升缘各传输一次数据。

  A . 正确 B . 错误

  查看最佳答案

• 当机场需要使用频率间隔为8.33KHz时，R/SXU250A需要将收发射机设置在什么状态（）

  A . TX Filter installed B . Setup select preset C . Change setup Reject D . Inband Inter installed

  查看最佳答案

• 在8086最小方式的总线读时序图中，在T2时钟周期时，AD0-ADl5，总线上有一个（）。

  查看最佳答案

• 从技术上分析，DDRRAM最重要的改变是在界面数据传输上，它在时钟信号上升缘与下降缘各传输（）次数据。

  A . 1 B . 2 C . 3 D . 4

  查看最佳答案

• PCI总线的时钟为33MHz，表示每秒最快可传输数据33MB。

  A . 正确 B . 错误

  查看最佳答案

• 系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频率为8.33MHz，则总线的带宽为多少MB/s？

  查看最佳答案

• DDR SDRAM最重要的的改变在界面数据传输上。它在时钟信号上升缘与下下降缘各数据传输速率为传统SDRAM的（）倍。

  A . 2 B . 3 C . 4 D . 8

  查看最佳答案

• 一机多票开票子系统V6.15中，当企业在税局获得修改时钟授权后，只有在重新进入系统时金税卡才能自动读到税控IC卡中的授权信息，可以进行修改时钟操作。但如果进入系统后未立即进行修改操作，则在（）。

  A . 未退出系统的任何时间都可以做时钟修改 B . 做了其他操作后就无法修改，必须重新授权 C . 退出系统后，授权信息便自动消失，只有重新授权才能再做时钟修改 D . 退出系统后，授权信息仍然保存，可在以后进入系统时再做时钟修改

  查看最佳答案

• 在Quidway路由器上已经配置了一个访问控制列表1，并且使能了防火墙。现在需要对所有通过Serial0接口进入的数据包使用规则1进行过滤。如下可以达到要求的是（）

  A . A、在全局模式配置：firewall1 serial0in B . B、在全局模式配置：access-group1 serial 0 out C . C、在Serial0的接口模式配置：access-group1 in D . D、在Serial0的接口模式配置：access-group1 out E . E、在Serial0的接口模式配置：ipaccess-group1 in F . F、在Serial0的接口模式配置：ipaccess-group1 out

  查看最佳答案

• Pentium微处理器进行存储器读操作时，在时钟周期T1期间，完成下列操作（)。A．W/R信号变为高电平B．

  Pentium微处理器进行存储器读操作时，在时钟周期T1期间，完成下列操作()。 A．W/R信号变为高电平 B．发送存储器地址 C．读操作码 D．读操作数

  查看最佳答案

• Pentium微理器进行存储器读操作时，在时钟周期了1期间，完成下列操作（)。A．W/R信号变为高电平B．

  Pentium微理器进行存储器读操作时，在时钟周期了1期间，完成下列操作()。 A．W/R信号变为高电平 B．发送存储器地址 C．读操作码 D．读操作数

  查看最佳答案

• I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。

  查看最佳答案

• DDR SDRAM是对标准SDRAM的改进，其基本原理是利用存储器总线时钟的上升沿与下降沿在同一个时钟内实现两次数据传送，DDR SDRAM中第一个英文字母 D是英文单词【 】的缩写。

  查看最佳答案

• （1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ,总线带宽是多少？（4分） （2）如果一个总线周期中并行传送64位数据，总线时钟频率上升到66MHZ，总线带宽是多少？（4分）

  查看最佳答案

• 如果用户使用的APE-3010R税控收款机时钟时间需要调整，通过_____功能进行调整

  A．申报 B．发票分发 C．发票导入 D．稽查

  查看最佳答案

• 模拟信号转换为数字信号需要通过ADC芯片来完成。ADC0832的时序过程为需要足够的时钟，其次当A/D转换时，需将CS非使能端置于（）并且保持（A）直到转换结束，与此同时向ADC0832（CLK）输入时钟，D0/DI可以并联接一根数据线上使用。当A/D转换完成，并将CS非变为（），最后，处理数据。

  A．低电平 低电平 B．低电平 高电平 C．高电平 高电平 D．高电平 低电平

  查看最佳答案

• 4、当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0

  查看最佳答案

• 12、加减计数器当前值为最大值32767时，下一个CU输入的上升沿使当前值加1后变为最小值-32768。当前值为-32768时，下一个CD输入的上升沿使当前值减1后变为最大值32767。

  查看最佳答案

• 上升沿触发的边沿D触发器在输入D=1时,输入时钟脉冲CP上升沿后,触发器翻到1状态（）

  是 否

  查看最佳答案

• 当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0.

  是 否

  查看最佳答案

• 如果需要进行MPLSLDP环路检测，则必顼在所有节点上配置环路检测，在所有节点使能LDP前都配置如下命令（）

  A．loop-detect B．hops-count C．path-vectors D．MPLS LDP enable

  查看最佳答案