根据如图所示逻辑图，画出Q1和Q2端的输出波形。设初始状态Q1=Q2=1。a21f518be12653ac7f8d67650527e978.png

相似题目

• 由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）https://assets.asklib.com/psource/201408181109457116.png

  A . 1、1 B . 1、0 C . 0、1 D . 保持0、0不变

  查看最佳答案

• 绘图题：根据图所示的电路及输入波形，画出输出波形。

  查看最佳答案

• 由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。https://assets.asklib.com/psource/2016071816444936769.jpg

  A . 图A B . 图B C . 图C D . 图D

  查看最佳答案

• 逻辑图和输入A，B的波形如图所示，分析在t 1 时刻输出F为（）。 https://assets.asklib.com/images/image2/2017121810425792257.jpg

  A . “1” B . “0” C . 任意

  查看最佳答案

• 计算题：已知一逻辑如图1所示：A点波形图如图2所示，请画出B点及C点的波形。https://assets.asklib.com/psource/2015052008265616887.jpg

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是0、0，已知输入信号A和脉冲信号CP的波形，如图b）所示，当第二个CP脉冲作用后，Q1、Q2将变为：（）https://assets.asklib.com/psource/2015110414382251383.png

  A . 1、1 B . 1、0 C . 0、1 D . 保持0、0不变

  查看最佳答案

• 绘图题：如图E-60所示，画出输出电压Uo的波形图。https://assets.asklib.com/psource/2016052417412838641.jpg

  查看最佳答案

• 在图所示的由与非门组成的基本RS触发器中，加入图示的S和R波形，画出触发器Q和输出端的波形。假设触发器的初始

  在图所示的由与非门组成的基本RS触发器中，加入图示的S和R波形，画出触发器Q和<img src='https://img2.soutiyun.com/latex/latex.action' />输出端的波形。假设触发器的初始状态为0。 <img src='https://img2.soutiyun.com/ask/5478001-5481000/3349130c74cbd2f10d64575614e954b3.jpg' />

  查看最佳答案

• TTL逻辑电路组成的同步时序电路如图11-66所示。（1)试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并

  TTL逻辑电路组成的同步时序电路如图11-66所示。(1)试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。(2)若把电路中的Z输出和各触发器的置零端CR连接在一起，试说叨当X1X2X3为110时，整个电路的逻辑功能是什么？ <img src='https://img2.soutiyun.com/ask/2020-07-22/964284879679792.png' />

  查看最佳答案

• 在图P5.6（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6（b)所示，试画出Q和

  在图P5.6(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6(b)所示，试画出Q和Q'端对应的电压波形。假定触发器的初始状态为Q=0。 <img src='https://img2.soutiyun.com/ask/2020-09-14/968971137201804.png' />

  查看最佳答案

• 已知下降沿有效的边沿JK触发器CP、J、K及异步置1端 、异步置0端的波形如图10.3所示,试画出Q的波形

  已知下降沿有效的边沿JK触发器CP、J、K及异步置1端<img src='https://img2.soutiyun.com/ask/2021-02-25/983103342552693.png' />、异步置0端<img src='https://img2.soutiyun.com/ask/2021-02-25/983103351825223.png' />的波形如图10.3所示,试画出Q的波形(设Q的初态为0). <img src='https://img2.soutiyun.com/ask/2021-02-25/983103366559066.png' />

  查看最佳答案

• 图11-16中，与非门与基本RS触发器相连，已知A、B与R的波形如图11-16（b)所示，画出输出Q的波形。

  图11-16中，与非门与基本RS触发器相连，已知A、B与R的波形如图11-16(b)所示，画出输出Q的波形。 <img src='https://img2.soutiyun.com/ask/2020-07-08/963074764836256.png' />

  查看最佳答案

• 如图6. 17（a)（教材图6.08（a))所示电路,输人u1波形分别如图6.10（b)、（c)所示，试画出u0波形图。

  如图6. 17(a)(教材图6.08(a))所示电路,输人u1波形分别如图6.10(b)、(c)所示，试画出u0波形图。 <img src='https://img2.soutiyun.com/ask/2020-07-13/963480459412622.png' /> <img src='https://img2.soutiyun.com/ask/2020-07-13/963480470227241.png' /> <img src='https://img2.soutiyun.com/ask/2020-07-13/963480480897851.png' />

  查看最佳答案

• 画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440530582657.png' />

  查看最佳答案

• 试画出图题5－12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。（设Q初始状态为0)

  试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440735889819.png' />

  查看最佳答案

• 逻辑电路和输入信号波形如下图所示，画出各触发器Q端的波形。触发器的初始状态均为0。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/cf5140c2637e7aa97496ca21448a65c3.jpg' />

  查看最佳答案

• 由OC门组成的电路，输入A、B与输出F的波形如图2.4.12所示，写出函数的表达式，并用最少的OC门实现它，画出逻辑电路图。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5469001-5472000/728fa2f4a937a6b22cd60a27fad220cf.png' />

  查看最佳答案

• 分析如图所示的异步时序电路，写出激励方程、状态方程，给出状态转移表，并画出在时钟CP的作用下Q2Q1Q0的输出波

  分析如图所示的异步时序电路，写出激励方程、状态方程，给出状态转移表，并画出在时钟CP的作用下Q₂Q₁Q₀的输出波形(设初始为全0状态)，说明Q₁输出与时钟CP之间的关系。 <img src='https://img2.soutiyun.com/ask/uploadfile/5397001-5400000/196440a21e873c369e142d86ee87a560.png' />

  查看最佳答案

• 当主从型 JK触发器的C.J,K端分别加上如图21.33所示的波形时,试画出Q端的输出波形。

  <img src='https://img2.soutiyun.com/ask/2020-10-09/97110146748717.jpg' />

  查看最佳答案

• 2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。

  查看最佳答案

• 试用4个负边沿触发的JK触发器构成一个异步二进制加法计数器，要求画出逻辑图和输出波形。

  查看最佳答案

• 已知输入信号A、B的波形如下图所示，试画出（b)、（c)中两个触发器Q端的输出波形，设触发器初态为0。

  已知输入信号A、B的波形如下图所示，试画出(b)、(c)中两个触发器Q端的输出波形，设触发器初态为0。 <img src='https://img2.soutiyun.com/ask/2020-12-24/977677873955978.jpg' /> <img src='https://img2.soutiyun.com/ask/2020-12-24/977677890587929.jpg' />

  查看最佳答案

• 画出图题5－10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440690196003.png' />

  查看最佳答案

• 分析图7-9所示逻辑电路的功能,写出状态方程,画出状态转换图和时序波形图.

  <img src='https://img2.soutiyun.com/ask/2020-08-21/966890091088365.png' />

  查看最佳答案