【判断题】CMOS 与非门输入高低电平不同时，其输出电阻也不同。
相似题目
-
一与非门、一或非门的一个输入端接低电平0，则其各自的输出为（）
-
或非门输入端全部接高电平时，输出为（）。
-
TTL与非门的输入端可以解任意阻值电阻，而不会影响其输出电平。
-
有三个输入端的或非门电路，要求输出高电平，其输入端应是（）。
-
TTL与非门的输入端可以接任意阻值电阻，而不影响器输出电平。
-
TTL与非门输入端全部接地（低电平）时，输出（）。
-
三端输入一端输出的逻辑与非门电路，要使其输出端得到低电平必须使（）。
-
TTL与非门输入端全接高电平，则输出（）。
-
TTL与非集成门电路输出为高电平时，则输入端（）为低电平。
-
或非门逻辑关系的特点是：只有当两个输入端都为高电平时，输出端才为高电平；只要有一个输入端是高电平，输出端就输出低电平。
-
集成门电路使用中，对于与非门及与门，多余输出端应接低电平，对于或非门及或门，多余输入端应接高电平。
-
CMOS电路的多余输入端绝对不能悬空，对于与非和与门的多余输入端应接到（）或（）电平
-
在非门电路中，输入高电平时，输出为低电平。
-
DTL与非集成电路输出为高电平，则输入端（）为低电平
-
与非门输入端同时悬空时，相当于输入端不加电平，故输出为高电平。（)
-
试用CMOS传输门设计一个CMOS三态输出的两输入端与非门，画出逻辑电路并列出其真值表。
-
【判断题】TTL或非门的多余输入端可以接低电平。
-
68、当CMOS单元的输入电压偏离理想电平时，输出电压可能比输入电压更偏离理想值
-
3、TTL与非门开门电平UON是指输出电平刚刚下降到输出低电平的上限值时的输入电平，它是保证与非门的输出为低电平时允许的最大输入高电平值；关门电平UOFF是指输出电平刚刚上升到输出高电平的下限值时的输入电平，它是保证与非门的输出为高电平时允许的最小输入低电平值。（）
-
4、对于一个三输入的与非门，当其中任意一个输入的电平确定之后，能否确定其输出电平？对于或非门，情况有如何？
-
若CMOS单元的设计指标为： 输入高电平最小值 2.8V 输入低电平最大值 2.3V 输出高电平最小值 3.9V 输出低电平最大值 0.7V 则高电平噪声容限为
-
或非门的输入有一个高电平，则输出为低电平（）
-
当非门的输入为高电平时，其输出是（)电平。
-
3、CMOS非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接 电平，PMOS源极接 电平。