4、用74LS183实现两位二进制数加法时，低位全加器的进位输出端应与高位全加器的进位输入端相连。这种接法对吗？A 对 B 错

相似题目

• 用数据运算指令，对两个16位数做加法运算。两个数从地址10050H开始连续存放，低位在小地址一端，结果放在两个数之后。

  查看最佳答案

• 如图12-2所示，数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0=1001时，下列说法正确的是（）。

  A . 当4位二进制数B>9时，P（A>B.=1 B . 当B3=A3时，P（A=B.=1 C . 当B3=A3、B2=0、A2=1时，P（A>B.=1 D . 当B3=A3、B2=1、A2=0时，P（A>B.=1

  查看最佳答案

• 实现十进制数加法计数需用（）个触发器。

  A . 4 B . 10 C . 2 D . 6

  查看最佳答案

• 74LS190只能进行十进制加法计数。

  A . 正确 B . 错误

  查看最佳答案

• 74LS161是一个（）个管脚的集成计数器，用它构成任意进制的计数器时，通常可采用（）和反馈预置法。

  查看最佳答案

• 用74LS161构成120进制的计数器，需要（      ）片能够实现。

  查看最佳答案

• 两片8线-3线二进制优先编码器74LS148可以扩展成16线-4线二进制优先编码器

  查看最佳答案

• 用3片4位数值比较器74LS85组成的12位数值比较器的接线图。（用并行比较法实现）

  查看最佳答案

• 按照是否考虑从较低位来的进位，分（_ _ _)和全加器。多位数码的加法运算电路，可由多个全加器适当地连接起来组成

  查看最佳答案

• 用74LS169中规模计数器构成可逆十进制计数器。加计数时，状态由0000递增到1001；减计数时，状态由1001递减到0000。外加的加/减控制信号为P，P=1时作加法，P=0时作减法。用一片74LS169和少量与非门完成这个设计，画出逻辑图。

  查看最佳答案

• 使用1片74LS169计数器和1个3输入或门构成十进制加法计数器。4个预置值输入端都不和输出端直接相连。问改变这个或门跟输出端的连接以及DCBA预置值，共有几种方式可构成十进制加计数器？画出各自的连接图，并写出相应的状态转移关系。

  查看最佳答案

• 试分析图L4－9（a)所示由串行进位加法器74LS183所构成的逻辑电路的功能。

  试分析图L4-9(a)所示由串行进位加法器74LS183所构成的逻辑电路的功能。 <img src='https://img2.soutiyun.com/ask/uploadfile/5475001-5478000/68414a05c71b02532fe4876ae3d04c86.png' />

  查看最佳答案

• 【单选题】4位超前进位全加器CT74LS283是对两个（）作加法运算的数字集成电路。

  A．8421码 B．4位二进制数 C．8421 D．余3码

  查看最佳答案

• 【单选题】用74LS90构成十进制计数器，有（）种连接方式。

  A．1 B．2 C．3 D．4

  查看最佳答案

• 【计算题】31、用74LS161设计一个十进制计数器，要求分别用反馈清零法和反馈置数法实现，采用反馈置数法时，数据端的数据为0110。

  查看最佳答案

• 试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.

  <img src='https://img2.soutiyun.com/ask/2020-12-25/97773476203854.png' />

  查看最佳答案

• 如图所示，数码比较器74LS85可以比较两个4位二进制数A和B的大小。当A为A3A2A1A0＝1001时，下列说法正确的是（）

  A．当4位二进制数B＞9时，P（A＜B）＝1 B．当B3＝A3时，P（A＝B）＝1 C．当B3＝A3、B2＝A2、B1＝1时，P（A＜B）＝1 D．当B3＝A3、B2＝A2、B1＝0时，P（A＜B）＝1

  查看最佳答案

• 不考虑来自低位进位的两个一位二进制数的相加为全加，实现该运算的电路称为全加器。

  查看最佳答案

• 图P5.18是由二进制优先权编码器CT74LS147（真值表参见表P5.18)和同步十进制加法计数器CT74160

  图P5.18是由二进制优先权编码器CT74LS147(真值表参见表P5.18)和同步十进制加法计数器CT74160组成的可控分频器.试说明当输入控制信号<img src='https://img2.soutiyun.com/ask/2021-01-30/980876946993199.png' /><img src='https://img2.soutiyun.com/ask/2021-01-30/980876963370136.png' />分别为低电平,并假定CP脉冲的频率为f₀时,由Z端输出的脉冲的频率是多少？ <img src='https://img2.soutiyun.com/ask/2021-01-30/980876979738072.png' /><img src='https://img2.soutiyun.com/ask/2021-01-30/980877033397141.png' />

  查看最佳答案

• 2、设计一个4位自然二进制码（ABCD）判奇电路，当输入ABCD中1的个数为奇数时，输出为1，否则为0。用数据选择器74LS151实现电路功能。

  查看最佳答案

• 单选题：用 74LS161 芯片采用进位输出置最小数法构成八进制计数器，预置输入端 D3D2D1D0应为（）。 A. 0111 B. 1001 C. 1000 D. 1010

  查看最佳答案

• 一个由 74LS192 , 74LS48 及共阴七段数码管构成的 10 进制计数、译码、显示电路,如果只显示 0 , 2 , 4 , 6 , 8 等 5 个数字,试分析可能是什么原因？

  查看最佳答案

• 仿照全加器画出1位二进制数的全臧器:输入被减数为A,战数为B,低位来的借位数为C,全减差为D,向高位借位数为C₁。

  查看最佳答案

• 1、用二进制异步计数器从0做加法，计到十进制数15，则最少需要（）个触发器。 A. 4 B. 5 C.6 D.7 .

  A．4 B．5 C．6 D．7

  查看最佳答案