设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的cache，已知该cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存/取一个操作数。假设指令流水线在任何时候都不阻塞，则设置cache后，每条指令的平均访存时间约为（）

现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（2）处应选择（）

某流水线浮点加法器分为五级，若每一级所需要的时间分别是6ns、7ns、8ns、9ns和6ns，则此流水线的最大加速比为（1）。若每一级的时间均为7ns，则最大加速比为（2）。空白（2）处应选择（）

现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（3）处应选择（）

现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（4）处应选择（）

指令流水线右取指（IF） 、译码（ID）、执行 （EX） 、访存（MEM）、写回寄存器堆（WB）五个过程段，共有20条指令连续输入此流水线。  （1）画出流水处理的时空图，假设时钟周期为100ns。  （2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。

总延迟时间是评价内存性能高低的重要数值。某PC100，内存的存取时间为7ns，设定CASlatency为2，试计算这它的总延迟时间是《27》ns

有4级流水线分别完成取指、指令译码并取数、运算、送结果4步操作，假设完成各步操作的时间依次为100ns、80ns、50ns。  （1）流水线的操作周期应设计为多少？  （2）若相邻2条指令发生数据相关，而且在硬件上不采取措施，那么第2条指令要推迟多少时间进行？ （3）如果在硬件设计上加以改进，至少需推迟多少时间？

某流水线浮点加法器分为五级，若每一级所需要的时间分别是6ns、7ns、8ns、9ns和6ns，则此流水线的最大加速比为（1）。若每一级的时间均为7ns，则最大加速比为（2）。空白（1）处应选择（）

总延迟时间是评价内存性能高低的重要数值。某PC100内存的存取时间为7ns，设定CASLatency为2，试计算它的总延迟时间是（）ns。

现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（1）处应选择（）

现采用4级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果4个基本操作，每步操作时间依次为60ns、100ns、50ns和 70ns。该流水线的操作周期应为(1)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到的第一条指令 结果需(2)ns，完成该段程序需(3)ns。在流水线结构的计算机中，频繁执行(4)指令时会严重影响机器的效率。当有中断请 求发生时，采用不精确断点法，则将(5)。空白（5）处应选择（）

某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是 90ns 、 80ns 、 70ns 和 60ns ，则该计算机的 CPU 时钟周期至少是 。

●若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns。则100条指令全部执行完毕需 (2) ns。(2)

现采用四级流水线结构分别完成一条指令的取指、指令译码和取数、运算以及送回运算结果四个基本操作，每步操作时间依次为60ns，100ns，50ns和70ns。该流水线的操作周期应为(4)ns。若有一小段程序需要用20条基本指令完成(这些指令完全适合于流水线上执行)，则得到第一条指令结果需(5)ns，完成该段程序需(6)ns。

高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为 4块，每块IMB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为(13)%。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为(14)H。

若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns。则100条指令全部执行完毕需（）ns。

若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为（)%。

一个全相联cache有6块,每块有8个字。主存容量为216个字,cache开始为空，cache存取时间为40ns.主存与cache间传送8个字需1μs.

高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为 4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为 3ns，平均读写时间为3.27ns，则该高速缓存的命中率为(1)%。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为(2)H。<img src='https://img2.soutiyun.com/shangxueba/ask/1515001-1518000/1517874/ct_crmntsz_crmntschoosecnz2_00301(20094).jpg' />

某机的存储系统由cache、主存和用于虚拟存储的磁盘组成。如所访问的字在cache中，则需20ns的访问时间，如所需访问的字在主存中而不在cache中，则错用60ms将其装入cache，然后在cache中访问。如果该字也不在主存中，则需先用12ms将其从磁盘装入主存，然后再用60ms将其复制到cache，最cache中完成访问，设cache命中率为0.92，主存命中率为0.95，求该系统访问一个字的平均时间。

假定某计算机系统配置的主存容量为1GB，当采用页式虚拟存储管理时提供给用户使用的逻辑地址空间为4GB，页面大小为4KB。访问主存的时间为200ns，访问高速缓存的时间为40ns，查快表的命中率为90%，试问:（1)画出该系统的逻辑地址空间结构示意图;（2)用户作业最多可以有多少页？（3)主存空间一共被划分成多少块？（4)计算按相对地址转换成绝对地址进行存取的平均时间是多少？

流水线的吞吐率是指流水线在单位时间里所完成的任务数或输出的结果数。设某流水线有 5 段，有 1 段的时间为 2ns ，另外 4 段的每段时间为 lns，利用此流水线完成 100 个任务的吞吐率约（）个/s 。

假定用作cache的SRAM的存取时间为1.5ns，用作主存的DRAM存储器的存取时间为30ns。为使平均存取时间达到2ns，则cache命中率应为（%）左右。（保留两位小数）

6、某计算机的指令流水线由4个功能段组成，指令流经各个功能段的时间（忽略各功能段之间的缓存时间）分别为85ns、80ns、70ns和60ns，则该计算机的CPU机器周期至少是（）。