1个10进制计数器同时也是一个（）。

相似题目

• 如果异步二进制计数器的触发器个数为10个，则计数状态有（）种。

  A . 20 B . 200 C . 1000 D . 1024

  查看最佳答案

• 根据异步二进制加法计数器的触发规律，每输入（）个脉冲，第二位输出一个进位脉冲。

  A . l B . 2 C . 4 D . 8

  查看最佳答案

• 设计一个3进制计数器可用2个触发器实现。

  A . 正确 B . 错误

  查看最佳答案

• 构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。

  查看最佳答案

• 构成一个5进制计数器需要5个触发器。

  A . 正确 B . 错误

  查看最佳答案

• 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。

  A . 正确 B . 错误

  查看最佳答案

• 构成一个7进制计数器需要3个触发器。

  A . 正确 B . 错误

  查看最佳答案

• 用触发器设计一个24进制的计数器，至少需要（ ）个触发器

  查看最佳答案

• 构造一个6进制计数器需要（ ）个有效状态，（ ）个触发器

  查看最佳答案

• 构成一个7进制计数器需要3个触发器

  查看最佳答案

• 构成一个五进制的计数器至少需要 个触发器。

  查看最佳答案

• 回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？

  查看最佳答案

• 1、构成模值为256的二进制计数器,需要（)个触发器。

  A．2 B．128 C．8 D．256

  查看最佳答案

• 利用集成二进制计数器CT74163和必要的门电路,设计一个分频器.当输入X为1Hz方波时,输出Y为60Hz方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

  <img src='https://img2.soutiyun.com/ask/2021-02-25/983110570560111.png' />

  查看最佳答案

• 一个五进制计数器个一个八进制计数器串联,可得到十三进制计数器（）

  是 否

  查看最佳答案

• 要构成一个三进制计数器，需要使用（）个无效状态

  A．2 ， 1 B．3 ， 1 C．4 ， 3 D．1 ， 2

  查看最佳答案

• 一个触发器可以代表1位二进制数，要组成n2进制计数器需要（）个触发器。

  查看最佳答案

• 用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请

  用异步清零端<img src='https://img2.soutiyun.com/ask/2021-02-25/983109696953144.png' />和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请将线路图连接画出. <img src='https://img2.soutiyun.com/ask/2021-02-25/983109798035925.png' />

  查看最佳答案

• 一个由 74LS192 , 74LS48 及共阴七段数码管构成的 10 进制计数、译码、显示电路,如果只显示 0 , 2 , 4 , 6 , 8 等 5 个数字,试分析可能是什么原因？

  查看最佳答案

• 1、74LS161是一个十进制计数器。

  查看最佳答案

• 1、设计一个24进制计数器需要（）个触发器。

  A．8 B．5 C．13 D．4

  查看最佳答案

• 图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.

  <img src='https://img2.soutiyun.com/ask/2020-08-20/966799342425567.png' />

  查看最佳答案

• 10、构成1个十进制计数器至少需要（）个触发器。

  A．3 B．4 C．8 D．10

  查看最佳答案

• 8、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）

  查看最佳答案