快表（TLB)在主存还是在高速缓存中？

相似题目

• CPU访问高速缓存的时间为（）的1/4-1/10.CPU访问的内容在高速缓冲中为命中，否则为不命中或失靶。命中率=（主存读写时间+高速缓存的读写时间-平均读写时间）/主存读写时间。

  查看最佳答案

• 下面是关于CPU访问主存和高速缓存CAChe关系描述，正确的有（）

  A . 没有CAChe的微机，只有主存能与CPU直接进行信息交换 B . 拥有CAChe的微机，CAChe和主存都能直接与CPU交换信息 C . 一台装有CAChe的微机，CPU从外存读人数据的顺序是外存→主存→CAChe D . CAChe使用的是半导体动态存储器，所以其中的信息不能长期保留

  查看最佳答案

• 在计算机中，高速缓存（Cache）的作用是（）。

  A . 提高CPU访问内存的速度 B . 提高外存与内存的读写速度 C . 提高CPU内部的读写速度 D . 提高计算机对外设的读写速度

  查看最佳答案

• 高速缓存器Cache介于CPU与主存之间，用于解决内存与外存的速度匹配问题，以提高存储速度。

  A . 正确 B . 错误

  查看最佳答案

• 在ARP的高速缓存中，存放最新获得的（）到MAC地址的映射关系。

  A . A、VLANID B . B、端口号 C . C、IP地址 D . D、LSA

  查看最佳答案

• 在WINDOWS2000系统中，我们可以用（）命令来检查ARP（）高速缓存。

  查看最佳答案

• 为了加快段描述符和页表项的访问速度，IA-32处理器内部分别设置了段描述符高速缓冲器和转换后备缓冲器。它们的基本工作原理类似主存的高速缓存。

  A . 正确 B . 错误

  查看最佳答案

• 数据在主存中的地址和在缓存中的地址两者之间的地址映像方式包括全相联方式、直接相联和（）方式。

  查看最佳答案

• 以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

  A . Cache扩充了主存储器的容量 B . Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 C . Cache的有效性是利用了对主存储器访问的局部性特征 D . Cache中通常保存着主存储器中部分内容的一份副本

  查看最佳答案

• 存储系统的高速缓存需要操作系统的配合才能提高主存访问速度。

  A . 正确 B . 错误

  查看最佳答案

• 计算题：假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90%，则采用Cache后，能使整个存储系统获得多高的加速比？

  查看最佳答案

• 缓存是介于主存和C、PU之间的高速小容量存储器。

  A . 正确 B . 错误

  查看最佳答案

• 存储器层次结构是把（）和（）的存储器有机地组织在一起，程序按不同层次存放在各级存储器中，具有较好的速度、容量和价格方面的综合性能指标。形成主存辅存层次和高速缓存主存层次。

  查看最佳答案

• 如果在高速缓存中有所需数据，处理器直接访问高速缓存，这种情况称为（）

  查看最佳答案

• 高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为 4块，每块IMB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为(13)%。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为(14)H。

  <img src='https://img2.soutiyun.com/shangxueba/ask/4317001-4320000/4319883/ct_crmdtsj_crmdtschoosecnz2_01167(20096).jpg' /> A．90 B．95 C．97 D．99

  查看最佳答案

• 若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为（)%。

  A．90 B．95 C．97 D．99

  查看最佳答案

• 计算机中三级存储系统由高速缓存、主存和辅存(或外存)组成。此题为判断题(对，错)。

  是 否

  查看最佳答案

• ◑高速缓存位于CPU与()之间◑A控制器◑BI/O设备◑C外存◑D主存

  查看最佳答案

• 设某虚存有如表7.9所示的快表放在相联存储器中,其容量为8个存储单元。问:按如下3个虚拟地址访问主存.主存的实际地址码各是多少(设地址码均为十六进制)？

  <img src='https://img2.soutiyun.com/ask/2020-03-27/954149697582306.png' />

  查看最佳答案

• 高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为 4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为 3ns，平均读写时间为3.27ns，则该高速缓存的命中率为(1)%。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为(2)H。<img src='https://img2.soutiyun.com/shangxueba/ask/1515001-1518000/1517874/ct_crmntsz_crmntschoosecnz2_00301(20094).jpg' />

  A．90 B．95 C．97 D．99

  查看最佳答案

• 28、一个组相联高速缓存由64个字块组成，每个字块有256字节，分为8组，主存有4096个字块。则主存地址划分中 ，标记字段的二进制位数为多少位 （只需要填写阿拉伯数字）

  查看最佳答案

• 假定某计算机系统配置的主存容量为1GB，当采用页式虚拟存储管理时提供给用户使用的逻辑地址空间为4GB，页面大小为4KB。访问主存的时间为200ns，访问高速缓存的时间为40ns，查快表的命中率为90%，试问:（1)画出该系统的逻辑地址空间结构示意图;（2)用户作业最多可以有多少页？（3)主存空间一共被划分成多少块？（4)计算按相对地址转换成绝对地址进行存取的平均时间是多少？

  查看最佳答案

• 一个有快表和慢表的页式虚拟存储器，最多有64个用户，每个用户最多要用1024个页面，每页4K字节，主存容量8M字节。（1)写出多用户虚地址的格式，并标出各字段的长度。（2)写出主存地址的格式，并标出各字段的长度。（3)快表的字长为多少位？分几个字段？各字段的长度为多少位？（4)慢表的容量是多少个存储字？每个存储字的长度为多少位？

  查看最佳答案

• 3、下列措施中，能加快虚实地址转换的是 I. 增大快表（TLB）容量 II. 让页表常驻内存 III. 增大交换区

  A．仅 I B．仅 II C．仅 I, II D．仅 II, III

  查看最佳答案