5、已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应_______。

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制（1）位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应（2）。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为（3）bps。假如程序员可用的存储空间为4MB，则程序员所用的地址为（4），而真正访问内存的地址为（5）。空白（5）处应选择（）

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制（1）位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应（2）。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为（3）bps。假如程序员可用的存储空间为4MB，则程序员所用的地址为（4），而真正访问内存的地址为（5）。空白（3）处应选择（）

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制（1）位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应（2）。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为（3）bps。假如程序员可用的存储空间为4MB，则程序员所用的地址为（4），而真正访问内存的地址为（5）。空白（4）处应选择（）

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制（1）位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应（2）。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为（3）bps。假如程序员可用的存储空间为4MB，则程序员所用的地址为（4），而真正访问内存的地址为（5）。空白（1）处应选择（）

已知由101级非门构成的环形振荡器的振荡周期为10.1us，这些非门的平均传输延迟时间Tpd为（）ns。

设存储器容量为32位，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。若存储周期T = 200ns，数据总线宽度为64位，总线传送周期为50ns，则顺序存储器和交叉存储器带宽各是多少？

假设某计算机具有1MB的内存，并按字节编址，为了能存取该内存各地址的内容，其地址寄存器至少需要二进制（1）位。为使4字节组成的字能从存储器中一次读出，要求存放在存储器中的字边界对齐，一个字的地址码应（2）。若存储周期为200ns，且每个周期可访问4个字节，则该存储器带宽为（3）bps。假如程序员可用的存储空间为4MB，则程序员所用的地址为（4），而真正访问内存的地址为（5）。空白（2）处应选择（）

执行外部总线周期，负责存储器与I/O端口传送数据的是（）

80386有4个总线周期定义信号，分别为W/R、D/C、M/IO和LOCK；其中前3个是主要的总线周期定义信号在存储器数据读取周期，各总线周期定义信号为( )。

Pentium微处理器的突发式存储器读/写总线周期包含几个CPU时钟周期？

设有一个四体低位交叉的存储器，每个体的容量为256K×64位，存取周期为200 ns。则数据总线的宽度为________位，总线传送周期的最大值是________ns。CPU连续读4个字所需的最多时间是________ns。

用来在存储器和输入输出设备间传输数据的计算机总线称为（)。

假设处理器总线、存储器总线和PCI总线的数据传输速率分别用TCPU、TMEM和TPCI表示。下面是关于这些总线的数据传输速率快慢的叙述：

若存储周期250ns，每次读出16位，则该存储器的数据传送率为（)。A．4×106字节/秒B．4M字节/秒C．8×10

基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在()状态。

一个四体并行交叉存储器，每个模块容量是64K x 32位，存取周期为200ns。在一个存取周期中，存储器能向CPU提供（）位二进制信息。

对象存储服务中单个桶支持配置的生命周期规则的最大数量为：（)

31、在总线时序中，对于快速存储器的总线访问，使用统一的时钟进行传输控制，且不需要插入等待周期，该类总线属于（）。

已知某微机系统的存储器由三个芯片组组成，每个芯片组容量为4K字节，总容量为12K字节。试问：为满足其编址范围，至少需要地址总线中的（）根。

阅读以下关于I/O 系统处理能力评估的说明，在答题纸上在答题纸上回答问题1 至问题3 。 拟建设的某事务处理系统数据交换非常频繁。经过初步分析，存储子系统的 I/O 性能决定了整个系统的响应时间。目前主流磁盘的容量为 40GB 和 80GB 两种规格。采用不同规格的磁盘，存储子系统的 I/O 性能会有很大的不同，同时也产生不一样的成本。评价使用小容量或大容量磁盘每秒每个 I/O 操作的成本，对于选择恰当的设计方案意义重大。 经过调研，该项目的系统分析师小刘得到了以下与存储子系统有关的部件的性能和成本说明： （1）CPU 系统，成本是 20000 元，处理能力是 2500MIPS。 （2）主存的带宽是 16 字节，访问周期是 10ns。 （3）1000MB/s 的 I/O 总线，可连接 20 个 Ultra3 SCSI 总线和控制器。 （4）Ultral3 SCSI 总线，成本是 500 元，传输速度是 160MB/s，每条总线最多可以支持 15 个磁盘，执行一个磁盘 I/O 操作平均增加 0.3ms 的开销。 （5）每个磁盘 I/O 操作需要使用 50000 条 CPU 指令。 （6）安装磁盘的驱动器盒，成本是每个驱动器盒 1500 元。为磁盘提供电力和降温，每个驱动器盒配置一条 SCSI 连接线，可以安放 80GB 磁盘 8 个或者 40GB 的磁盘 12 个。 （7）无论是大容量磁盘还是小容量磁盘，成本都是 10 元/GB，转速都是 15000RPM（每分钟 15000 转），平均寻道时间是 5ms，传输速率是 40MB/s。 为了进一步进行定量评估，小刘假设磁盘存储容量必须是 1920GB（大、小两种规格的磁盘不能混用），每次 I/O 的平均数据量是 32KB，每次磁盘 I/O 操作时间=平均寻道时间+平均旋转延迟+传输时间，所有磁盘负载都是均衡的，而且所有设备的能力都可以得到 100%的发挥。 说明：用 IOPS 表示每秒执行的 I/O 数量。

综合应用:假定某计算机的 CPU 主频为 80MHz , CPI 为 4 ,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B , Cache 的命中率为 99% ,存储器总线宽带为 32 位。请回答下列问题。 1 ) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求？ 2 ) 假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB ,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？ 3 ) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高？ 为什么？ 4 ) 为了提高性能, 主存采用 4 体低位交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns ,则该主存能提供的最大带宽是多少？

102、采用八体并行低位交叉存储器，设每个体的存储容量为32K*16位，存取周期为400ns，在下列说法中正确的是___

1、一个4体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，假定四个存储可以连续访问，以下说法中，（）是正确的。（单选)

8、假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？