L1 Cache与L2 Cache都存在于CPU中。

相似题目

• 在CPU与主存之间设置高速缓冲存储器（Cache），其目的是为了（）

  A . 扩大主存的存储容量 B . 提高CPU对主存的访问效率 C . 既扩大主存容量又提高存取速度 D . 提高外存储器的速度

  查看最佳答案

• CPU访问Cache的查找方法是通过查找目录表来实现的。目录表所包含的项数与CACHE块数相同，目录表的每一项包括（）和（）两部分。

  查看最佳答案

• 以下关于CPU与主存之间增加调整缓存（Cache）的叙述，不正确的是（）。

  A . Cache扩充了主存储器的容量 B . Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 C . Cache的有效性是利用了对主存储器访问的局部特征 D . Cache中通常保存着主存储器中部分内容的一份副本

  查看最佳答案

• 解决CPU与主内存之间的速度匹配的主要方法是在CPU与DRAM间加上二级高速缓存[L2Cache]

  A . 正确 B . 错误

  查看最佳答案

• 下面是关于CPU与Cache之间关系的描述，其中正确的一条描述是（）。

  A . Cache中存放的是主存储器中一部分信息的映像 B . 用户可以直接访问Cache C . 片内Cache要比二级Cache的容量大得多 D . 二级Cache要比片内Cache的速度快得多

  查看最佳答案

• 高速缓存器Cache介于CPU与主存之间，用于解决内存与外存的速度匹配问题，以提高存储速度。

  A . 正确 B . 错误

  查看最佳答案

• CPU的运算速度与许多因素有关，下面哪些是提高运算速度的有效措施（） ①增加CPU中寄存器的数目  ②提高CPU的主频  ③增加高速缓存（cache）的容量  ④优化BIOS的设计   （  ）

  A . ①和③ B . ①、②和③ C . ①和④ D . ②、③和④

  查看最佳答案

• POWER5 三级cache中L2Cache为每双核（）， POWER6 L2Cache有大幅提高，为（）4MB。

  A . 1.9MB·，每双核 B . 1.5MB·，每双核 C . 1.9MB·，每内核 D . 1.5MB·，每内核

  查看最佳答案

• 虚拟Cache中，CPU使用虚拟地址访问Cache。

  A . 正确 B . 错误

  查看最佳答案

• 以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

  A . Cache扩充了主存储器的容量 B . Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 C . Cache的有效性是利用了对主存储器访问的局部性特征 D . Cache中通常保存着主存储器中部分内容的一份副本

  查看最佳答案

• 以下（）与CPU的性能密切相关： ①CPU工作频率 ②指令系统 ③Cache容量 ④运算器结构

  A . 仅①和② B . 仅① C . 仅②、③和④ D . ①、②、③和④

  查看最佳答案

• Cache的功能是解决CPU与内存的数据传送问题。

  A . 正确 B . 错误

  查看最佳答案

• 在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。

  查看最佳答案

• PentiumII的L1Cache有多大（）。

  A . 16KB B . 32KB C . 64KB D . 128KB

  查看最佳答案

• Cache是一种快速的静态RAM，它介于CPU与内存之间。

  A . 正确 B . 错误

  查看最佳答案

• 位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由（）完成。

  A . A.硬件 B . B.软件 C . C.用户 D . D.程序员

  查看最佳答案

• 只有CPU使用Cache，其它设备均不使用Cache。

  A . 正确 B . 错误

  查看最佳答案

• PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是（)。A．从L1 cache开始，然后依次为L2

  PC机中CPU执行MOV指令从存储器读取数据时，数据搜索的顺序是()。 A．从L1 cache开始，然后依次为L2 cache、DRAM和外设 B．从L2 cache开始，然后依次为L1 cache、DRAM和外设 C．从外设开始，然后依次为DRAM、L2 cache和L1 cache D．从外设开始，然后依次为DRAM、L1 cache和L2 cache

  查看最佳答案

• CPU缓存就是数据交换的缓冲区（称作Cache)，当某一硬件要读取数据时，会首先从缓存中查找需要的数据，如果找到了则直接执行，找不到的话则从内存中找。一般分为L1,L2,L3，三级缓存，那么这三级缓存当中，哪一级缓存最快？（）

  A．A.L1 B．B.L2 C．C.L3

  查看最佳答案

• CPU与主存之间的cache是为了解决期间问题。;（）

  A．距离; B．总线约束; C．速度匹配; D．容量扩充;

  查看最佳答案

• 在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为非阻塞Cache技术。（)

  是 否

  查看最佳答案

• 140、快存Cache的有无与大小是影响CPU性能的重要因素之一。通常Cache容量越大，访问Cache命中率就越__________，CPU速度就越快。

  查看最佳答案

• 综合应用:假定某计算机的 CPU 主频为 80MHz , CPI 为 4 ,平均每条指令访存 1.5 次,主存与 Cache 之间交换的块大小为 16B , Cache 的命中率为 99% ,存储器总线宽带为 32 位。请回答下列问题。 1 ) 该计算机的 MIPS 数是多少？平均每秒 Cache 缺失的次数是多少？在不考虑 DMA 传送的情况下,主存带宽至少达到多少才能满足 CPU 的访存要求？ 2 ) 假定在 Cache 缺失的情况下访问主存时,存在 0.0005% 的缺页率,则 CPU 平均每秒产生多少次缺页异常？若页面大小为 4KB ,每次缺页都需要访问磁盘,访问磁盘时 DMA 传送采用周期挪用方式,磁盘 I/O 接口的数据缓冲寄存器为 32 位,则磁盘 I/O 接口平均每秒发出的 DMA 请求次数至少是多少？ 3 ) CPU 和 DMA 控制器同时要求使用存储器总线时, 哪个优先级更高？ 为什么？ 4 ) 为了提高性能, 主存采用 4 体低位交叉存储模式, 工作时每 1/4 个存储周期启动一个体。若每个体的存储周期为 50ns ,则该主存能提供的最大带宽是多少？

  查看最佳答案

• 3、CPU Cache利用（），将频繁访问的数据存储在高速缓存中，使数据的访问速度与处理器速度匹配。

  A．时间重叠 B．摩尔定律 C．资源共享 D．局部性原理

  查看最佳答案