D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下， 输出Q为：<img src='https://img2.soutiyun.com/ask/uploadfile/3987001-3990000/35a5adee85ba297e1eed343fedaa23b7.jpg' />

相似题目

• D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。https://assets.asklib.com/psource/2016071816385988550.jpg

  A . 1 B . cp C . 脉冲信号，频率为时钟脉冲频率的1/2 D . 0

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• （2010）D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲CP的作用下，输出Q为：（）https://assets.asklib.com/psource/2015110414275677522.png

  A . 1 B . CP C . 脉冲信号，频率为时钟脉冲频率的1/2 D . 0

  查看最佳答案

• D触发器组成的电路如图a）所示。设Q 1 、Q 2 的初始态是0、0，已知CP脉冲波型。Q 2 的波形是图b）中哪个图形（）？ https://assets.asklib.com/psource/2015102716220427412.jpg https://assets.asklib.com/psource/201510271622107998.jpg

  A . A B . B C . C D . D

  查看最佳答案

• 由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（）。https://assets.asklib.com/psource/2016071816412037709.jpg

  A . 同步二进制加法计数器 B . 同步四进制加法计数器 C . 同步三进制计数器 D . 同步三进制减法计数器

  查看最佳答案

• 已知一个RS触发器，R、S、C端的信号如图所示，输出端Q的波形中正确的是（）。（设触发器初始状态为“0”）https://assets.asklib.com/psource/2016071816432657789.jpg

  A . 图A B . 图B C . 图C D . 图D

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• 在如图7-74所示的RS触发器，设Q的初始状态为1，当输入X信号后，输出Q为（）。https://assets.asklib.com/psource/2015110111562912490.jpg

  A . XB .https://assets.asklib.com/psource/2015110111564837771.jpg C . 1D . 0

  查看最佳答案

• （2010）由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：（）https://assets.asklib.com/psource/2015110414282443039.png

  A . 同步二进制加法计算器 B . 同步四进制加法计算器 C . 同步三进制加法计算器 D . 同步三进制减法计算器

  查看最佳答案

• JK触发器及其输入信号波形图如图所示，该触发器的初值为0，则它的输出Q为：<img src='https://img2.soutiyun.com/ask/uploadfile/2799001-2802000/0f98cab88395ad01da6754e7a625a5ad.jpg' /><img src='https://img2.soutiyun.com/ask/uploadfile/2799001-2802000/b97a22f7ccd10ef682b74ce376c90c8a.jpg' />

  查看最佳答案

• 在图P5.6（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6（b)所示，试画出Q和

  在图P5.6(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6(b)所示，试画出Q和Q'端对应的电压波形。假定触发器的初始状态为Q=0。 <img src='https://img2.soutiyun.com/ask/2020-09-14/968971137201804.png' />

  查看最佳答案

• 画出图5-3-2电路中触发器输出端Q的电压波形。输入信号A、B的波形如图5-3-3中所示。触发器的初始状态为Q=0。

  <img src='https://img2.soutiyun.com/ask/2020-09-14/96897234244674.png' />

  查看最佳答案

• 触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的（).

  触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的(). <img src='https://img2.soutiyun.com/ask/2020-09-11/968703764780161.png' /><img src='https://img2.soutiyun.com/ask/2020-09-11/968703773001632.png' />

  查看最佳答案

• 已知Rs触发器，R、S、c端的信号如图所示，请问输出端Q的几种波形中，哪一个是正确的？（设触发器初始状

  已知Rs触发器，R、S、c端的信号如图所示，请问输出端Q的几种波形中，哪一个是正确的？(设触发器初始状态为“0”。)<img src='https://img2.soutiyun.com/ask/uploadfile/3795001-3798000/aa7727f4c0fa15fbae591030b3eab371.jpg' />

  查看最佳答案

• 画出图题5－5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态

  画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440477456028.png' />

  查看最佳答案

• 画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440530582657.png' />

  查看最佳答案

• 试画出图题5－12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。（设Q初始状态为0)

  试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440735889819.png' />

  查看最佳答案

• 在图5.17.1所示的主从结构JK触发器中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5475001-5478000/1fcbe47aa95e01157c9899c6474fddbe.png' />

  查看最佳答案

• 在图P5.22电路中已知输入信号0的电压波形如图所示，试画出与之对应的输出电压V₀的波形。初始状态为Q=0。(提示：应考虑触发器和异或门的传输延迟时间。)

  <img src='https://img2.soutiyun.com/ask/2020-09-14/968971604757546.png' />

  查看最佳答案

• 二极管检波电路如图所示，设K_d=1，求下列情况下的输出电压V₀（t)，并定性画出其波形。

  二极管检波电路如图所示，设K_d=1，求下列情况下的输出电压V₀(t)，并定性画出其波形。 <img src='https://img2.soutiyun.com/ask/2020-08-28/967471888670735.png' /> <img src='https://img2.soutiyun.com/ask/2020-08-28/967471896518184.png' />

  查看最佳答案

• 已知主从JK触发器的输入信号的波形如图4-11所示，设触发器的初始状态为0,试分析输出端的波形。

  <img src='https://img2.soutiyun.com/ask/2020-09-06/968237247418112.png' />

  查看最佳答案

• 已知输入信号A、B的波形如下图所示，试画出（b)、（c)中两个触发器Q端的输出波形，设触发器初态为0。

  已知输入信号A、B的波形如下图所示，试画出(b)、(c)中两个触发器Q端的输出波形，设触发器初态为0。 <img src='https://img2.soutiyun.com/ask/2020-12-24/977677873955978.jpg' /> <img src='https://img2.soutiyun.com/ask/2020-12-24/977677890587929.jpg' />

  查看最佳答案

• 移位寄存器的逻辑结构图如图3.6（a)所示,CLK和D₀的输入波形如图3.6（b)所示.设Q初始状态为0,

  移位寄存器的逻辑结构图如图3.6(a)所示,CLK和D₀的输入波形如图3.6(b)所示.设Q初始状态为0,画出Q₃~Q₀的波形. <img src='https://img2.soutiyun.com/ask/2021-01-07/978894186282253.png' />

  查看最佳答案

• 画出图题5－10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440690196003.png' />

  查看最佳答案