设图7.5-14所示电路的2个D触发器的初始状态为"0"，则该电路是（）。https://assets.asklib.com/psource/2015110110101165257.jpg

相似题目

• 由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• 由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。https://assets.asklib.com/psource/2016071816444936769.jpg

  A . 图A B . 图B C . 图C D . 图D

  查看最佳答案

• D触发器组成的电路如图a）所示。设Q 1 、Q 2 的初始态是0、0，已知CP脉冲波型。Q 2 的波形是图b）中哪个图形（）？ https://assets.asklib.com/psource/2015102716220427412.jpg https://assets.asklib.com/psource/201510271622107998.jpg

  A . A B . B C . C D . D

  查看最佳答案

• 在图示电路中，各触发器的初始状态均为0，该电路的状态表如表1所示，经分析知，该电路是（）。https://assets.asklib.com/psource/2015110110174781799.jpg

  A . 右移寄存器 B . 左移寄存器 C . 并行数据寄存器 D . 串行数据寄存器

  查看最佳答案

• 用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

  A . 101和011 B . 011和111 C . 001和011 D . 000和111

  查看最佳答案

• 构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。

  查看最佳答案

• 电路如图所示，假设电路中各触发器的当前状态Q2 Q1 Q0为100，请问在时钟作用下，触发器下一状态Q2 Q1 Q0为 。86feb39449fc07fd98d25df28eb8f3ad.png

  查看最佳答案

• J-K触发器电路如下图（a）所示，Q的初始状态为0，在CP脉冲作用下Q的波形为图（b）中的波形（ ）。A (A) B (B) C (C)9738191e521f01319cc1047fdc532f15.png

  查看最佳答案

• 图1.1所示电路中，二极管为理想元件，则二极管D₁、D₂的工作状态为( )。

  A．D₁导通、D₂截止 B．D₁截止、D₂导通 C．D₁、D₂均导通 D．D₁、D₂均截止 <img src='https://img2.soutiyun.com/ask/uploadfile/5451001-5454000/95fc9c03145f65700efebc9e1836c9a7.png' />

  查看最佳答案

• D触发器组成的异步时序逻辑电路如题36图所示，该时序电路为（）。

  <img src='https://img2.soutiyun.com/shangxueba/ask/17865001-17868000/17866529/2015110210021760004.jpg' /> A．四进制减法计算器 B． 四进制加法计算器 C． 八进制减法计算器 D． 八进制加法计算器

  查看最佳答案

• 画出图5-3-2电路中触发器输出端Q的电压波形。输入信号A、B的波形如图5-3-3中所示。触发器的初始状态为Q=0。

  <img src='https://img2.soutiyun.com/ask/2020-09-14/96897234244674.png' />

  查看最佳答案

• 触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的（).

  触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的(). <img src='https://img2.soutiyun.com/ask/2020-09-11/968703764780161.png' /><img src='https://img2.soutiyun.com/ask/2020-09-11/968703773001632.png' />

  查看最佳答案

• 画出图题5－5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。（设Q初始状态

  画出图题5-5所示的边沿触发D触发器输出端Q端的波形，输入端D与CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440477456028.png' />

  查看最佳答案

• 设图题5.7.8所示电路处于正常放大状态，试说明T₁，T₂管各构成何种组态，并写出该电路A_r、R_i，R₀的表达式。

  <img src='https://img2.soutiyun.com/ask/2020-11-27/975340297126786.png' />

  查看最佳答案

• 画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440530582657.png' />

  查看最佳答案

• 逻辑电路和输入信号波形如下图所示，画出各触发器Q端的波形。触发器的初始状态均为0。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/cf5140c2637e7aa97496ca21448a65c3.jpg' />

  查看最佳答案

• 在图P5.22电路中已知输入信号0的电压波形如图所示，试画出与之对应的输出电压V₀的波形。初始状态为Q=0。(提示：应考虑触发器和异或门的传输延迟时间。)

  <img src='https://img2.soutiyun.com/ask/2020-09-14/968971604757546.png' />

  查看最佳答案

• 2、数字去抖动电路中，当信号被串入电路后，能在输出端输出脉冲信号的条件是，必须在4个D触发器的输出端Q同时为（），最终才能输出高电平。

  A．低电平 B．高电平 C．高阻态 D．悬空

  查看最佳答案

• 已知主从JK触发器的输入信号的波形如图4-11所示，设触发器的初始状态为0,试分析输出端的波形。

  <img src='https://img2.soutiyun.com/ask/2020-09-06/968237247418112.png' />

  查看最佳答案

• 图a）所示电路中，复位信号、信号A及时钟脉冲信号cp如图b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于（）。附：触发器的逻辑状态表为

  A．0，0 B．0，1 C．1，0 D．1，1

  查看最佳答案

• 试用4个具有复位功能的D触发器设计一个扭环行为器用复位方式将计数器，初始状态置为Q₃Q₂Q₁Q₀=0000，并用8个二输入端与门对它的8个计数状态译码，画出电路图。

  查看最佳答案

• 图a）所示电路中，位信号信号A及时钟脉冲信号cp如图b））所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于：附:触发器的逻辑状态表为（）

  A．0,0 B．0，1 C．1,0 D．1,1

  查看最佳答案

• 采用D触发器设计一个同步计数器,其计数状态转移图如图3.25（a)所示,画出逻辑电路图.

  采用D触发器设计一个同步计数器,其计数状态转移图如图3.25(a)所示,画出逻辑电路图. <img src='https://img2.soutiyun.com/ask/2021-01-07/97889603494499.png' />

  查看最佳答案

• 画出图题5－10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440690196003.png' />

  查看最佳答案