J-K触发器电路如下图（a）所示，Q的初始状态为0，在CP脉冲作用下Q的波形为图（b）中的波形（ ）。A (A) B (B) C (C)9738191e521f01319cc1047fdc532f15.png

相似题目

• 由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• 设图7.5-14所示电路的2个D触发器的初始状态为"0"，则该电路是（）。https://assets.asklib.com/psource/2015110110101165257.jpg

  A . 异步二进制计数器 B . 同步三进制计数器 C . 异步四进制计数器 D . 同步五进制计数器

  查看最佳答案

• D触发器组成的电路如图a）所示。设Q 1 、Q 2 的初始态是0、0，已知CP脉冲波型。Q 2 的波形是图b）中哪个图形（）？ https://assets.asklib.com/psource/2015102716220427412.jpg https://assets.asklib.com/psource/201510271622107998.jpg

  A . A B . B C . C D . D

  查看最佳答案

• 已知一个RS触发器，R、S、C端的信号如图所示，输出端Q的波形中正确的是（）。（设触发器初始状态为“0”）https://assets.asklib.com/psource/2016071816432657789.jpg

  A . 图A B . 图B C . 图C D . 图D

  查看最佳答案

• 如下图所示，门电路三个输入端为A、B、C，输出端为Q，当输入端状态为（）时，输出端Q为“1”。https://assets.asklib.com/psource/2014111209354413595.jpg

  A . A、A为“1” B . B、A、B、C均为“1” C . C、A、B、C均为“0” D . D、A、B为“1”，C为“0”

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• 如下图所示，门电路三个输入端为A、B、C，输出端为Q，当输入端状态为（）时，输出端Q为“0”。https://assets.asklib.com/psource/2014111209373171699.jpg

  A . A、A为“1” B . B、A、B、C均为“1” C . C、A、B、C均为“0” D . D、A、B为“1”，C为“0”

  查看最佳答案

• 在图示电路中，各触发器的初始状态均为0，该电路的状态表如表1所示，经分析知，该电路是（）。https://assets.asklib.com/psource/2015110110174781799.jpg

  A . 右移寄存器 B . 左移寄存器 C . 并行数据寄存器 D . 串行数据寄存器

  查看最佳答案

• 在如图7-74所示的RS触发器，设Q的初始状态为1，当输入X信号后，输出Q为（）。https://assets.asklib.com/psource/2015110111562912490.jpg

  A . XB .https://assets.asklib.com/psource/2015110111564837771.jpg C . 1D . 0

  查看最佳答案

• 23、下降沿触发的D触发器，其输出（Q的非）与输入D连接，触发器初始状态为0，在CP脉冲作用下，输出Q的波形为下图中的波形（ ）。A (A) B (B) C (C)41d409de6404406bcc02c7dda56dd8ff.png

  查看最佳答案

• 画出图5-3-2电路中触发器输出端Q的电压波形。输入信号A、B的波形如图5-3-3中所示。触发器的初始状态为Q=0。

  <img src='https://img2.soutiyun.com/ask/2020-09-14/96897234244674.png' />

  查看最佳答案

• 触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的（).

  触发器如图14.03所示,设初始状态为0,则输出Q的波形为图14.04中的(). <img src='https://img2.soutiyun.com/ask/2020-09-11/968703764780161.png' /><img src='https://img2.soutiyun.com/ask/2020-09-11/968703773001632.png' />

  查看最佳答案

• 某功率放大电路的工作状态如下图所示，静态工作点Q靠近截止区，这种情况称为（）。

  <img src='https://img2.soutiyun.com/shangxueba/ask/18516001-18519000/18516840/2017120817591471992.jpg' /> A．甲类工作状态 B． 乙类工作状态 C． 甲乙类工作状态

  查看最佳答案

• 画出图题5－6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-6所示的边沿D触发器输出Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440530582657.png' />

  查看最佳答案

• 试画出图题5－12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。（设Q初始状态为0)

  试画出图题5-12所示电路输出端Q1、Qo端的波形，CLK 的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440735889819.png' />

  查看最佳答案

• 逻辑电路和输入信号波形如下图所示，画出各触发器Q端的波形。触发器的初始状态均为0。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5517001-5520000/cf5140c2637e7aa97496ca21448a65c3.jpg' />

  查看最佳答案

• 在图P5.22电路中已知输入信号0的电压波形如图所示，试画出与之对应的输出电压V₀的波形。初始状态为Q=0。(提示：应考虑触发器和异或门的传输延迟时间。)

  <img src='https://img2.soutiyun.com/ask/2020-09-14/968971604757546.png' />

  查看最佳答案

• 试画出图P4.8所示电路中输出端B的波形（触发器起始状态为0).A是输入端,比较A和B的波形,说明此电

  试画出图P4.8所示电路中输出端B的波形(触发器起始状态为0).A是输入端,比较A和B的波形,说明此电路的功能. <img src='https://img2.soutiyun.com/ask/2020-10-12/97136953887336.png' />

  查看最佳答案

• 图a）所示电路中，复位信号、信号A及时钟脉冲信号cp如图b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于（）。附：触发器的逻辑状态表为

  A．0，0 B．0，1 C．1，0 D．1，1

  查看最佳答案

• 试用4个具有复位功能的D触发器设计一个扭环行为器用复位方式将计数器，初始状态置为Q₃Q₂Q₁Q₀=0000，并用8个二输入端与门对它的8个计数状态译码，画出电路图。

  查看最佳答案

• 已知输入信号A、B的波形如下图所示，试画出（b)、（c)中两个触发器Q端的输出波形，设触发器初态为0。

  已知输入信号A、B的波形如下图所示，试画出(b)、(c)中两个触发器Q端的输出波形，设触发器初态为0。 <img src='https://img2.soutiyun.com/ask/2020-12-24/977677873955978.jpg' /> <img src='https://img2.soutiyun.com/ask/2020-12-24/977677890587929.jpg' />

  查看最佳答案

• 图a）所示电路中，位信号信号A及时钟脉冲信号cp如图b））所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于：附:触发器的逻辑状态表为（）

  A．0,0 B．0，1 C．1,0 D．1,1

  查看最佳答案

• 移位寄存器的逻辑结构图如图3.6（a)所示,CLK和D₀的输入波形如图3.6（b)所示.设Q初始状态为0,

  移位寄存器的逻辑结构图如图3.6(a)所示,CLK和D₀的输入波形如图3.6(b)所示.设Q初始状态为0,画出Q₃~Q₀的波形. <img src='https://img2.soutiyun.com/ask/2021-01-07/978894186282253.png' />

  查看最佳答案

• 画出图题5－10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。（设Q初始状态为0)

  画出图题5-10所示的JK触发器输出端Q端的波形，CLK的波形如图所示。(设Q初始状态为0) <img src='https://img2.soutiyun.com/ask/2020-02-13/950440690196003.png' />

  查看最佳答案