用JK触发器和门电路设计一个4位格雷码计数器,它的状态转换表如表P6.32所示.

相似题目

• 要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）；

  A . 00 B . 01 C . 10 D . 无法确定

  查看最佳答案

• 构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。

  查看最佳答案

• JK触发器组成计数器时，J，K=（）

  A . 1，1 B . 0，1 C . 1，0 D . 0，0

  查看最佳答案

• 一个 JK 触发器有　　 个稳态，它可存储1位二进制数。

  查看最佳答案

• 用触发器设计一个24进制的计数器，至少需要（ ）个触发器

  查看最佳答案

• JK触发器中，若J= ,K= ,则计数功能。

  查看最佳答案

• 当用4个主从型JK触发器组成计数器时，它能记录的最大十进制数为（）。 a．8 b．15 c．16

  A．a B．b C．c D．都不对

  查看最佳答案

• 回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？

  查看最佳答案

• 试用JK触发器设计一个可控计数器，当控制信号M=0时工作在五进制，当M=1时工作在六进制。

  查看最佳答案

• 试用JK触发器设计一个三相六拍脉冲分配器.分配器的输出波形如图5-56所示.

  <img src='https://img2.soutiyun.com/ask/2020-08-20/966799646652968.png' />

  查看最佳答案

• 试用JK触发器设计一个同步七进制计数器，当计满时输出一个0.

  查看最佳答案

• 用PLA和4个D触发器组成1位十进制计数器。

  查看最佳答案

• 2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。

  查看最佳答案

• 一个触发器可以代表1位二进制数，要组成n2进制计数器需要（）个触发器。

  查看最佳答案

• 用触发器和门电路设计一个同步七进制计数器，下面说法正确的是： A: 只能选用JK触发器 B: 选用JK触发器、D触发器都可以 C: 必须选用3个触发器 D: 必须选用4个触发器 E: 选用2个触发器就可以了 F: 所有的触发器必须用同一个时钟信号驱动 G: 只需要低位的触发器用时钟信号驱动

  A．BCF B．ACF C．BDG D．BEF

  查看最佳答案

• 由负边沿JK，触发器F1和F0组成的时序逻辑电路如图4.21（a)（教材图4.18)所示。试求:（1)写出电路的

  由负边沿JK，触发器F1和F0组成的时序逻辑电路如图4.21(a)(教材图4.18)所示。试求:(1)写出电路的输出方程、驱动方程和状态方程;(2)列出A=1时的状态转换表,画出波形图(画4个CP);(3)若A=0,则电路的工作情况如何？ <img src='https://img2.soutiyun.com/ask/2020-07-10/963247479671612.png' /> <img src='https://img2.soutiyun.com/ask/2020-07-10/96324749257235.png' />

  查看最佳答案

• 试用4个负边沿触发的JK触发器构成一个异步二进制加法计数器，要求画出逻辑图和输出波形。

  查看最佳答案

• 用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请

  用异步清零端<img src='https://img2.soutiyun.com/ask/2021-02-25/983109696953144.png' />和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请将线路图连接画出. <img src='https://img2.soutiyun.com/ask/2021-02-25/983109798035925.png' />

  查看最佳答案

• 由4个触发器组成的4位二进制加法计数器共有（）个有效计数状态，其最大计数值为（）。

  查看最佳答案

• 试用4个具有复位功能的D触发器设计一个扭环行为器用复位方式将计数器，初始状态置为Q₃Q₂Q₁Q₀=0000，并用8个二输入端与门对它的8个计数状态译码，画出电路图。

  查看最佳答案

• 用PAL16L8设计一个代码转换电路，将输人的BCD代码转换为输出的4位格雷码。两种代码的对照表见本书第1章表1.2.1和表1.2.2（参见上题注)。

  查看最佳答案

• 图5-46所示电路为一可变进制计数器.试回答:4个JK触发器构成什么功能电路:MN分别为00、01、10、11时,可组成哪几种进制计数器.

  <img src='https://img2.soutiyun.com/ask/2020-08-20/966799342425567.png' />

  查看最佳答案

• 试用T触发器（将JK触发器的J、K端连接在一起)设计一个模5可逆计数器。

  查看最佳答案

• 三个JK触发器可以构成一个五进制计数器。

  查看最佳答案