触发器的异异步置位端SD’和复位端RD’不能同时取值为（）
相似题目
-
一个基本的R5触发器，R为复位端，S为置位端，它们均为低电平有效。若R=1，S=0，则该触发器Q端的状态是（）。
-
基本RS触发器有0或1两种状态。当RD=0、SD=1时，无论触发器初态如何，触发器被置1。
-
数字触发器进行复位后，其两个输出端均为0。
-
在触发器电路中，利用SD端、RD端可以根据需要预先将触发器置（）。
-
将JK触发器的J、K端连接起来（如图7.5-9所示），若CP脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。https://assets.asklib.com/psource/2015110110080480021.jpg
-
置位和复位指令从指定的地址位开始，可以置位或复位（）点。
-
触发器进行复位后，其两个输出端均为0。
-
将JK触发器的J、K端连接起来（如图所示），若脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。https://assets.asklib.com/psource/2015110110573999614.jpg
-
当集成维持—阻塞D型触发器的异步置0端RD＝0时，则触发器的次态（）。
-
触发器的置位端（置1端）至输出端的信号延时量一定大于触发器由输入端至输出端的延时量。
-
一个同步RS触发器，R为复位端，S为置位端，它们均为低电平有效，若CP=0，R=1，S=0，则该触发器Q端的状态（）
-
4、为使基本R-S触发器处于“置0”状态，SD=( )，RD=( )。A．SD=0，RD=0 B．SD=0，RD=1 C．SD=1，RD=0 D．SD=1，RD=1
-
一个基本的RS触发器，R为复位端，S为置位端，它们均为低电平有效。若R＝1，S＝0，则该触发器Q端的状态是（）
-
置位指令和复位指令从指定的地址位开始，可以置位和复位多少个点（）
-
集成触发器常用的逻辑符号中要注意异步清零端（以及异步置位端)是低电平有效还是有效;时钟端是电平触发还是（)（电平触发是低电平有效还是高电平;（)是上升沿有效还是下降沿有效)。主从触发器输出端有符号标示!异步清零以及异步置位优先级（)。
-
在图示逻辑电路中，触发器的初始状态是“1”态，当RD端保持高电平，在SD端加一负脉冲时，触发器的新态是()。
-
将JK触发器的J、K端连接起来（如图所示），若脉冲信号、置位端、复位端和数据X端信号如图所示，则输出Q的波形为（）。
-
【单选题】两个或非门构成的基本RS触发器，输入信号Rd、Sd须满足的约束条件是【 】。
-
当置位线圈和复位线圈的输入端同时有效时，复位优先。（)
-
当集成维持－阻塞D型触发器的异步置0端RD'=0，异步置1端SD'=1时，触发器的状态 ：
-
40、对于有异步置位端的D 触发器，当异步置位信号无效时，在CP 信号的作用下，才能响应D 端的输入。
-
位和复位指令从指定的地址位开始,可以置位或复位（）点
-
JK触发器的/SD端称为（）
-
基本R—S触发器,当RD,SD都为高电平时,该触发器具有（）