由两个主从型JK触发器组成的逻辑电路，如图a）所示。设Q 1 、Q 2 的初始态是00，已知输入信号A和脉冲信号CP的波形，如图b）所示。当第二个CP脉冲作用后，Q 1 Q 2 将变为（） https://assets.asklib.com/psource/2015102909132239520.jpg https://assets.asklib.com/psource/2015102909132388517.jpg

相似题目

• 由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0,0，已知输入信号A和脉冲信号(，的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为（）https://assets.asklib.com/psource/201408181109457116.png

  A . 1、1 B . 1、0 C . 0、1 D . 保持0、0不变

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路如图所示，设Q 1 、Q 2 的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q 1 Q 2 将变为（）。 https://assets.asklib.com/psource/2016071816395312701.jpg

  A . 11 B . 10 C . 01 D . 保持00不变

  查看最佳答案

• 由两个D触发器组成的电路如图所示。设Q1Q2的初始态是00，已知cp的脉冲波形，Q2的波形是（）。https://assets.asklib.com/psource/2016071816444936769.jpg

  A . 图A B . 图B C . 图C D . 图D

  查看最佳答案

• 由D触发器组成的电路如图所示，该电路是（）。https://assets.asklib.com/psource/2015110110581355175.jpg

  A . 左移寄存器 B . 右移寄存器 C . 具有取数功能的数据存储器 D . 具有存数功能的数据存储器

  查看最佳答案

• 由JK触发器组成的应用电路如图所示，设触发器的初值都为0，经分析可知这是一个（）。https://assets.asklib.com/psource/2016071816412037709.jpg

  A . 同步二进制加法计数器 B . 同步四进制加法计数器 C . 同步三进制计数器 D . 同步三进制减法计数器

  查看最佳答案

• 由主从JK触发器构成的电路如题23图所示，此电路实现了（）功能。https://assets.asklib.com/images/image2/2018071015074193029.jpg

  查看最佳答案

• 逻辑电路如图所示，A="0"时，C脉冲来到后，JK触发器应：（）https://assets.asklib.com/psource/201510271622545260.jpg

  A . 具有计数功能 B . 置"0" C . 置"1" D . 保持不变

  查看最佳答案

• 逻辑电路如图所示，A="0"时，C脉冲来到后，JK触发器应：（）https://assets.asklib.com/psource/2015110414385377572.png

  A . 具有计数功能 B . 置"0" C . 置"1" D . 保持不变

  查看最佳答案

• 由主从JK触发器构成的电路如题15图所示，可知该电路实现的功能为（）https://assets.asklib.com/images/image2/201706261652273408.jpg

  A . 保持 B . 置0 C . 置1 D . 计数

  查看最佳答案

• （2010）由JK触发器组成的应用电器如图所示，设触发器的初值都为0，经分析可知是一个：（）https://assets.asklib.com/psource/2015110414282443039.png

  A . 同步二进制加法计算器 B . 同步四进制加法计算器 C . 同步三进制加法计算器 D . 同步三进制减法计算器

  查看最佳答案

• 由两个主从型JK触发器组成的逻辑电路如图a）所示，设Q1、Q2的初始态是0、0，已知输入信号A和脉冲信号CP的波形，如图b）所示，当第二个CP脉冲作用后，Q1、Q2将变为：（）https://assets.asklib.com/psource/2015110414382251383.png

  A . 1、1 B . 1、0 C . 0、1 D . 保持0、0不变

  查看最佳答案

• 由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示为“0”和“1”两个状态，则电灯HL亮的逻辑式为（）https://assets.asklib.com/images/image2/2017062617012038353.jpg

  A .https://assets.asklib.com/images/image2/2017062617011282232.jpg B .https://assets.asklib.com/images/image2/2017062617010750145.jpg C .https://assets.asklib.com/images/image2/2017062617005814932.jpg

  查看最佳答案

• 逻辑电路如图所示，A="1"时，C脉冲来到后，D触发器应：（）https://assets.asklib.com/psource/2015110414375127791.png

  A . 具有计数器功能 B . 置"0" C . 置"1" D . 无法确定

  查看最佳答案

• 逻辑电路如图所示，当A=“1”时，基本RS触发器( )。042ef24ce17e828af4360dc08131b34e.jpg

  查看最佳答案

• 当用4个主从型JK触发器组成计数器时，它能记录的最大十进制数为（）。 a．8 b．15 c．16

  A．a B．b C．c D．都不对

  查看最佳答案

• 由JK触发器和PLA构成的时序逻辑电路如图所示，试分析其功能（写出驱动方程和状态方程，画出状态转换图，说明电

  由JK触发器和PLA构成的时序逻辑电路如图所示，试分析其功能(写出驱动方程和状态方程，画出状态转换图，说明电路的逻辑功能，电路能否自启动)。<img src='https://img2.soutiyun.com/ask/uploadfile/5478001-5481000/f152390292d2c215d853de1858c0ae2b.png' />

  查看最佳答案

• 由OC门组成的电路，输入A、B与输出F的波形如图2.4.12所示，写出函数的表达式，并用最少的OC门实现它，画出逻辑电路图。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5469001-5472000/728fa2f4a937a6b22cd60a27fad220cf.png' />

  查看最佳答案

• 当主从型 JK触发器的C.J,K端分别加上如图21.33所示的波形时,试画出Q端的输出波形。

  <img src='https://img2.soutiyun.com/ask/2020-10-09/97110146748717.jpg' />

  查看最佳答案

• 在图5.17.1所示的主从结构JK触发器中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q&39;的电压波形。设触发器的起始状态为Q=0。

  <img src='https://img2.soutiyun.com/ask/uploadfile/5475001-5478000/1fcbe47aa95e01157c9899c6474fddbe.png' />

  查看最佳答案

• 由负边沿JK，触发器F1和F0组成的时序逻辑电路如图4.21（a)（教材图4.18)所示。试求:（1)写出电路的

  由负边沿JK，触发器F1和F0组成的时序逻辑电路如图4.21(a)(教材图4.18)所示。试求:(1)写出电路的输出方程、驱动方程和状态方程;(2)列出A=1时的状态转换表,画出波形图(画4个CP);(3)若A=0,则电路的工作情况如何？ <img src='https://img2.soutiyun.com/ask/2020-07-10/963247479671612.png' /> <img src='https://img2.soutiyun.com/ask/2020-07-10/96324749257235.png' />

  查看最佳答案

• 已知主从JK触发器的输入信号的波形如图4-11所示，设触发器的初始状态为0,试分析输出端的波形。

  <img src='https://img2.soutiyun.com/ask/2020-09-06/968237247418112.png' />

  查看最佳答案

• 图a）所示电路中，复位信号、信号A及时钟脉冲信号cp如图b）所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于（）。附：触发器的逻辑状态表为

  A．0，0 B．0，1 C．1，0 D．1，1

  查看最佳答案

• 图a）所示电路中，位信号信号A及时钟脉冲信号cp如图b））所示，经分析可知，在第一个和第二个时钟脉冲的下降沿时刻，输出Q先后等于：附:触发器的逻辑状态表为（）

  A．0,0 B．0，1 C．1,0 D．1,1

  查看最佳答案

• 采用D触发器设计一个同步计数器,其计数状态转移图如图3.25（a)所示,画出逻辑电路图.

  采用D触发器设计一个同步计数器,其计数状态转移图如图3.25(a)所示,画出逻辑电路图. <img src='https://img2.soutiyun.com/ask/2021-01-07/97889603494499.png' />

  查看最佳答案