用触发器和门电路设计一个同步七进制计数器，下面说法正确的是： A: 只能选用JK触发器 B: 选用JK触发器、D触发器都可以 C: 必须选用3个触发器 D: 必须选用4个触发器 E: 选用2个触发器就可以了 F: 所有的触发器必须用同一个时钟信号驱动 G: 只需要低位的触发器用时钟信号驱动

相似题目

• 构成同步二进制计数器一般应选用的触发器是（）。

  A、D触发器 B、R-S触发器 C、J-K触发器 D、T触发器

  查看最佳答案

• 设计一个3进制计数器可用2个触发器实现。

  A . 正确 B . 错误

  查看最佳答案

• 构成一个六进制计数器最少要采用（）位触发器，这时构成的电路有6个有效状态，2个无效状态。

  查看最佳答案

• 已知Q3Q2Q1Q0是同步十进制计数器的触发器输出，若以Q3作进位，则其周期和脉冲宽度是（）。

  A . A.10个CP脉冲，正脉冲宽度为1个CP周期 B . B.10个CP脉冲，正脉冲宽度为2个CP周期 C . C.10个CP脉冲，正脉冲宽度为4个CP周期 D . D.10个CP脉冲，正脉冲宽度为8个CP周期

  查看最佳答案

• 用一个二进制计数电路和一个五进制计数电路可构成（）计数电路

  A . A、十进制 B . B、八进制 C . C、十六进制 D . D、七进制

  查看最佳答案

• 若要构成七进制计数器，最少用 个触发器，它有 个无效状态。

  查看最佳答案

• 设计一个同步模8计数器需要的触发器数目为( )。

  查看最佳答案

• 用触发器设计一个24进制的计数器，至少需要（ ）个触发器

  查看最佳答案

• 已知Q₃Q₂Q₁Q₀是同步十进制计数器的触发器输出，若以Q₃作进位，则其周期和正脉冲宽度是( )

  A．10个CP脉冲，正脉冲宽度为1个CP周期 B．10个CP脉冲，正脉冲宽度为2个CP周期 C．10个CP脉冲，正脉冲宽度为4个CP周期 D．10个CP脉冲，正脉冲宽度为8个CP周期

  查看最佳答案

• 回答下列问题（1)用7个T'触发器连接成异步二进制计数器,输入时钟脉冲的频率f=512kHz,求此计数器最高位触发器输出的脉冲频率.（2)若需要每输入1024个脉冲,分频器能输出一个脉冲,则此分频器需要多少个触发界连接而成？

  查看最佳答案

• 试用JK触发器设计一个可控计数器，当控制信号M=0时工作在五进制，当M=1时工作在六进制。

  查看最佳答案

• 用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时，为十二进制，在M=1时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。

  <img src='https://img2.soutiyun.com/ask/2020-09-18/969313818899587.png' />

  查看最佳答案

• 试用JK触发器设计一个同步七进制计数器，当计满时输出一个0.

  查看最佳答案

• 设计一个可变进制的同步计数器。它有一个控制端M：当M为0时，实现7进制计数器；M为1时，实现5进制计数器。请用D触发器和门路电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能自启动，不必修改成自启动电路)。

  查看最佳答案

• 试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.

  <img src='https://img2.soutiyun.com/ask/2020-12-25/97773476203854.png' />

  查看最佳答案

• 2、用JK触发器设计一个五进制同步计数器，Q2Q1Q0状态转换关系参见附件。 要有设计过程，提供状态表、状态分配、激励函数和输出函数、自启动和逻辑图。

  查看最佳答案

• 一个触发器可以代表1位二进制数，要组成n2进制计数器需要（）个触发器。

  查看最佳答案

• 图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

  <img src='https://img2.soutiyun.com/ask/2021-02-25/98310924250015.png' /><img src='https://img2.soutiyun.com/ask/2021-02-25/983109251213649.png' />

  查看最佳答案

• 欲设计一个二十四进制计数器，至少需用触发器（）

  A．3 B．4 C．5 D．24

  查看最佳答案

• 用JK触发器和门电路设计一个4位格雷码计数器,它的状态转换表如表P6.32所示.

  <img src='https://img2.soutiyun.com/ask/2020-12-25/977736527420514.png' />

  查看最佳答案

• 1、设计一个24进制计数器需要（）个触发器。

  A．8 B．5 C．13 D．4

  查看最佳答案

• 采用D触发器设计一个同步计数器,其计数状态转移图如图3.25（a)所示,画出逻辑电路图.

  采用D触发器设计一个同步计数器,其计数状态转移图如图3.25(a)所示,画出逻辑电路图. <img src='https://img2.soutiyun.com/ask/2021-01-07/97889603494499.png' />

  查看最佳答案

• 图P6.19是用两个同步十六进制计数器74163接成的计数电路。试分析整个电路是几进制计数电路。

  <img src='https://img2.soutiyun.com/ask/2021-02-01/981047650435277.png' />

  查看最佳答案

• 用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

  查看最佳答案