操作符是Verilog HDL预定义的函数名字，操作符由( )个字符组成。

相似题目

• 使用打开文件函数open（）之前，需要定义一个流类对象，使用open（）函数来操作该对象。

  A . 正确 B . 错误

  查看最佳答案

• 要创建一个名字为MYFILE．DOC的文档，下面操作是正确的是（）。

  A . 利用“文件”菜单中的“打开”命令，在“打开”文件对话框中输入文件名 B . 利用“文件”菜单中的“新建”，命令，创建一个空文档，输人编辑完毕后保存，在弹出的“另存为”对话框中输入文件名 C . 利用“插入”菜单中的“文件”命令，输入文件名 D . 利用“窗口”菜单中的“新建窗口”命令

  查看最佳答案

• Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的_________和__________的语言。

  查看最佳答案

• _________是Verilog HDL的基本描述单位，一个复杂电路系统的Verilog HDL模型是由许多同样的________________构成。

  查看最佳答案

• Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。

  查看最佳答案

• C 语言中函数不能嵌套定义，函数间可以互相调用，但不能调用 main 函数。 main 函数是被操作系统调用的。

  查看最佳答案

• 在Verilog HDL的设计模块中，一般用( )型变量来定义硬件电路中的各种物理连线。

  A．register B．nets C．register或nets D．integer

  查看最佳答案

• 用Verilog HDL设计同步清除的计数器时，在always语句的敏感参数表中( )。

  A．需要列出时钟信号和清除信号标识符的有效边沿 B．只需要列出时钟信号标识符的有效边沿 C．只需要列出时钟清除信号标识符的有效边沿 D．只需要列出时钟清除信号或者时钟信号标识符的有效边沿

  查看最佳答案

• 在基于Verilog HDL的触发器的设计中，能够实现上升沿触发器关键字是( )。

  A．posedge B．negedge C．notif0 D．notif1

  查看最佳答案

• 用Verilog HDL的门类型关键字( )来描述异或门。

  A．not B．hand C．xor D．xnor

  查看最佳答案

• 在Verilog HDL中，wire是一种线网型变量，reg是一种寄存器型变量。 （ ）

  对 错

  查看最佳答案

• 在Verilog HDL的转移操作运算中，用符号“＞＞”实现对操作数的( )操作。

  A．逻辑右移 B．算术右移 C．逻辑左移 D．算术左移

  查看最佳答案

• Verilog HDL中，always@(posedge clk)代表上升沿触发。

  对 错

  查看最佳答案

• 在定义函数时，某个参数名字前面带有两个*符号表示可变长度参数，可以接收任意多个关键参数并将其存放于一个字典之中。此题为判断题(对，错)。

  是 否

  查看最佳答案

• Verilog HDL的模块端口定义用来声明电路设计模块的( )端口。

  A．输入 B．输出 C．双向 D．全部输入/输出

  查看最佳答案

• 在Verilog HDL中，语句“always@(negedge clk)”表示模块的事件是由clk的( )触发的。

  A．下降沿 B．上升沿 C．高电平 D．低电平

  查看最佳答案

• 假定K是一个类名，并有定义“K k;int j;”，已知K中重载了操作符（），且语句“j=k（3);”和“k（5)=99;”都能顺利执行，说明该操作符函数的原形只可能是（）。

  A．K operator ()(int ); B．int operator ()(int &); C．int &operator ()(int ); D．K &operator ()(int );

  查看最佳答案

• 3、Linux操作系统中内核文件的名字是（)

  A．vmlinuz+版本号 B．initrd+版本号 C．grub D．kernel

  查看最佳答案

• 79、假定K是一个类名，并有定义“K k; int j;”，已知K中重载了操作符 （)，且语句“j=k（3);”和“k（5)=99;”都能顺利执行，说明该操作符函数的原形只可能是（）。

  A．K operator () (int); B．int operator ()(int&); C．int & operator ()(int); D．K &operator()(int);

  查看最佳答案

• 使用VC6打开考生文件夹下的源程序文件modi3.cpp。其中定义的类并不完整，按要求完成下列操作，将类的定义补充完整。完成以下功能： 1．完成类Rect的构造函数，实现对变量left、right、top、bottom的初始化，缺省值都为0，请在注释∥********1********后添加适当的语句。 2．完成类Rectangle的构造函数，请在注释∥********2********后添加适当

  查看最佳答案

• Verilog HDL中在always语句块中被赋值的信号，应该申明为______类型（）

  A．wire B．reg C．logic D．都可以

  查看最佳答案

• 使用VC6打开考生文件夹下的源程序文件modi3.cpp。其中定义的类并不完整，按要求完成下列操作，将类的定义补充完整。完成以下功能： 1．声明类objA1，请在注释∥********1********后添加适当的语句。 2．为类objA0增加友元函数func（），请在注释∥********2********后添加适当的语句。 3．为类objA1增加友元函数func（），请在注释∥********

  查看最佳答案

• 56、定义函数只是规定了函数会执行什么操作，但并不会真正执行；只有调用函数时才会真正去执行函数中的代码。

  查看最佳答案

• 11、Verilog 语言引用的子模块可以是一个设计好的Verilog 模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块

  查看最佳答案